本书面向数字逻辑设计的入门课程，这门课程是大多数电子和计算机工程专业的一门基础课程。一个成功的数字逻辑电路设计者首先必须深入了解其基本概念，并且能够牢固掌握基于计算机辅助设计（CAD）工具的现代设计方法。 本书的主要目的为：1）通过典型的数字电路手工设计方法教给学生基本概念；2）清晰地展示当今采用CAD工具设计数字电路的方法。虽然目前除了少数情况外已经不再采用手工方法进行设计，但我们仍想通过教授这些手工设计技术，使学生对如何设计数字电路有一个感性的认识；并且手工设计方法能对CAD工具实现的功能进行很好的解释，使学生体会到自动设计的优势。本书通过简单的电路设计案例引出其基本概念，这些案例都同时采用手工方法和现代CAD方法设计。在建立了基本概念后，提供了更多基于CAD工具的复杂例子。因此，本书的重点仍然放在现代设计方法上，以说明当今数字电路是如何设计的。...(展开全部)

《数字逻辑基础与Verilog设计》(原书第2版)系统介绍数字逻辑基本概念与实际应用。主要内容包括：逻辑电路、组合逻辑、算术运算电路、存储元件、同步时序电路（有限状态机）、异步时序电路、测试等。《数字逻辑基础与Verilog设计》(原书第2版)内容全面，概念清楚，结合了逻辑设计最新技术的发展。

本书面向数字逻辑设计的入门课程，这门课程是大多数电子和计算机工程专业的一门基础课程。一个成功的数字逻辑电路设计者首先必须深入了解其基本概念，并且能够牢固掌握基于计算机辅助设计（CAD）工具的现代设计方法。 本书的主要目的为：1）通过典型的数字电路手工设计方法教给学生基本概念；2）清晰地展示当今采用CAD工具设计数字电路的方法。虽然目前除了少数情况外已经不再采用手工方法进行设计，但我们仍想通过教授这些手工设计技术，使学生对如何设计数字电路有一个感性的认识；并且手工设计方法能对CAD工具实现的功能进行很好的解释，使学生体会到自动设计的优势。本书通过简单的电路设计案例引出其基本概念，这些案例都同时采用手工方法和现代CAD方法设计。在建立了基本概念后，提供了更多基于CAD工具的复杂例子。因此，本书的重点仍然放在现代设计方法上，以说明当今数字电路是如何设计的。...(展开全部)

《Verilog HDL数字设计与综合(第2版)》由帕尔尼卡所著，《Verilog HDL数字设计与综合(第2版)》从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。《Verilog HDL数字设计与综合(第2版)》重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364—2001标准。

Verilog HDL数字设计与综合（第二版），ISBN：9787121004681，作者：（美）帕尔尼卡（Palnitkar,S.） 著，夏宇闻 等译；夏宇闻译

本书是根据电子技术的发展和我国高等教育发展的新形势,以及作者多年教学与实践经验的基础上而编写的。内容覆盖了数字逻辑设计基础、VerilogHDL基础知识与建模方法、有限状态机设计、可编程逻辑器件及其开发工具、数字电路与系统设计实例、数字电路动态仿真与静态时序分析等相关知识。本书将数字逻辑设计和VerilogHDL有机地结合在一起，方便读者快速地掌握数字逻辑的基础知识和VerilogHDL建模方法，熟悉用EDA方法设计数字系统的技巧。本书不仅注重基础知识的介绍，而且力求向读者系统地讲解VerilogHDL在数字系统设计方面的实际应用。本书以QuartusⅡ9.1为软件平台，所有程序都通过了DE2开发板的硬件测试，读者可参考使用。本书可用作高等院校电气信息类等专业本、专科生的教材或教学参考书，也可以作为电子技术课程设计、电子设计大赛或数字系统设计工程技术人员学习EDA技术的参考书。

本书是根据电子技术的发展和我国高等教育发展的新形势,以及作者多年教学与实践经验的基础上而编写的。内容覆盖了数字逻辑设计基础、VerilogHDL基础知识与建模方法、有限状态机设计、可编程逻辑器件及其开发工具、数字电路与系统设计实例、数字电路动态仿真与静态时序分析等相关知识。本书将数字逻辑设计和VerilogHDL有机地结合在一起，方便读者快速地掌握数字逻辑的基础知识和VerilogHDL建模方法，熟悉用EDA方法设计数字系统的技巧。本书不仅注重基础知识的介绍，而且力求向读者系统地讲解VerilogHDL在数字系统设计方面的实际应用。本书以QuartusⅡ9.1为软件平台，所有程序都通过了DE2开发板的硬件测试，读者可参考使用。本书可用作高等院校电气信息类等专业本、专科生的教材或教学参考书，也可以作为电子技术课程设计、电子设计大赛或数字系统设计工程技术人员学习EDA技术的参考书。

《Verilog HDL高级数字设计(第2版)(英文版)》依据数字集成电路系统工程开发的要求与特点，利用Verilog HDL对数字系统进行建模、设计与验证，对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解，内容包括：集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。书中以大量设计实例叙述了集成电路系统工程开发需遵循的原则、基本方法、实用技术、设计经验与技巧。 《Verilog HDL高级数字设计(第2版)(英文版)》既可作为电子与通信、电子科学与技术、自动控制、计算机等专业领域的高年级本科生和研究生的教材或参考资格，也可用于电子系统设计及数字集成电路设计工程师的专业技术培训。

本书通过大量完整的实例讲解了使用Verilog HDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章，涵盖了建模、结构平衡、功能验证、故障模拟和逻辑合成等关键问题，还有合成后设计确认、定时分析及可测性设计等内容。 本书结构清晰，内容组织合理，适用于计算机、电子等相关专业本科高年级学生或研究生课程，同时也适用于对学习Verilog HDL及其在现代集成电路设计流中的应用感兴趣的专业工程师和技术人员。

《Verilog HDL高级数字设计》结构清晰，内容组织合理、适合于计算机机、电子等相关专业本科高年级学生或研究生课程，同时也通用于学习VerilogHDL及其在现代集成电路设计流中的应用感举的专业人员。